पॅकेजिंग तंत्रज्ञान ही सेमीकंडक्टर उद्योगातील सर्वात महत्वाची प्रक्रिया आहे. पॅकेजच्या आकारानुसार, ते सॉकेट पॅकेज, पृष्ठभाग माउंट पॅकेज, बीजीए पॅकेज, चिप आकार पॅकेज (सीएसपी), सिंगल चिप मॉड्यूल पॅकेज (एससीएम, प्रिंटेड सर्किट बोर्डवरील वायरिंगमधील अंतर (पीसीबी) मध्ये विभागले जाऊ शकते. आणि इंटिग्रेटेड सर्किट (IC) बोर्ड पॅड जुळतात), मल्टी-चिप मॉड्यूल पॅकेज (एमसीएम, जे विषम चिप्स एकत्र करू शकतात), वेफर लेव्हल पॅकेज (डब्ल्यूएलपी, फॅन-आउट वेफर लेव्हल पॅकेज (एफओडब्ल्यूएलपी), मायक्रो सरफेस माउंट घटक (मायक्रोएसएमडी), इ.), त्रिमितीय पॅकेज (मायक्रो बंप इंटरकनेक्ट पॅकेज, टीएसव्ही इंटरकनेक्ट पॅकेज, इ.), सिस्टम पॅकेज (एसआयपी) , चिप प्रणाली (SOC).
3D पॅकेजिंगचे स्वरूप प्रामुख्याने तीन प्रकारांमध्ये विभागले गेले आहेत: पुरलेला प्रकार (मल्टी-लेयर वायरिंगमध्ये डिव्हाइस दफन करणे किंवा सब्सट्रेटमध्ये दफन करणे), सक्रिय सब्सट्रेट प्रकार (सिलिकॉन वेफर एकत्रीकरण: सक्रिय सब्सट्रेट तयार करण्यासाठी प्रथम घटक आणि वेफर सब्सट्रेट एकत्र करणे. ; नंतर मल्टी-लेयर इंटरकनेक्शन लाईन्स व्यवस्थित करा आणि इतर चिप्स किंवा घटक एकत्र करा टॉप लेयर) आणि स्टॅक केलेला प्रकार (सिलिकॉन वेफर्ससह स्टॅक केलेले सिलिकॉन वेफर्स, सिलिकॉन वेफर्ससह स्टॅक केलेले चिप्स आणि चिप्ससह स्टॅक केलेले चिप्स).
3D इंटरकनेक्शन पद्धतींमध्ये वायर बाँडिंग (WB), फ्लिप चिप (FC), सिलिकॉन द्वारे (TSV), फिल्म कंडक्टर इ.
TSV ला चिप्समधील उभ्या इंटरकनेक्शनची जाणीव होते. उभ्या इंटरकनेक्शन लाइनमध्ये सर्वात कमी अंतर आणि उच्च शक्ती असल्याने, सूक्ष्मीकरण, उच्च घनता, उच्च कार्यक्षमता आणि बहु-कार्यात्मक विषम संरचना पॅकेजिंग लक्षात घेणे सोपे आहे. त्याच वेळी, ते वेगवेगळ्या सामग्रीच्या चिप्स देखील एकमेकांशी जोडू शकते;
सध्या, TSV प्रक्रिया वापरून मायक्रोइलेक्ट्रॉनिक उत्पादन तंत्रज्ञानाचे दोन प्रकार आहेत: त्रिमितीय सर्किट पॅकेजिंग (3D IC एकत्रीकरण) आणि त्रिमितीय सिलिकॉन पॅकेजिंग (3D Si एकत्रीकरण).
दोन रूपांमधील फरक असा आहे की:
(1) 3D सर्किट पॅकेजिंगसाठी चिप इलेक्ट्रोड्सला अडथळ्यांमध्ये तयार करणे आवश्यक आहे आणि अडथळे एकमेकांशी जोडलेले आहेत (बॉन्डिंग, फ्यूजन, वेल्डिंग इ. द्वारे बंधलेले), तर 3D सिलिकॉन पॅकेजिंग हे चिप्स (ऑक्साइड आणि क्यू यांच्यातील बाँडिंग) दरम्यान थेट परस्परसंबंध आहे. -Cu बाँडिंग).
(2) 3D सर्किट एकत्रीकरण तंत्रज्ञान वेफर्स (3D सर्किट पॅकेजिंग, 3D सिलिकॉन पॅकेजिंग) दरम्यान बाँडिंगद्वारे प्राप्त केले जाऊ शकते, तर चिप-टू-चिप बाँडिंग आणि चिप-टू-वेफर बाँडिंग केवळ 3D सर्किट पॅकेजिंगद्वारे प्राप्त केले जाऊ शकते.
(3) 3D सर्किट पॅकेजिंग प्रक्रियेद्वारे एकत्रित केलेल्या चिप्समध्ये अंतर आहेत आणि सिस्टमच्या यांत्रिक आणि विद्युत गुणधर्मांची स्थिरता सुनिश्चित करण्यासाठी सिस्टमची थर्मल चालकता आणि थर्मल विस्तार गुणांक समायोजित करण्यासाठी डायलेक्ट्रिक सामग्री भरणे आवश्यक आहे; 3D सिलिकॉन पॅकेजिंग प्रक्रियेद्वारे एकत्रित केलेल्या चिप्समध्ये कोणतेही अंतर नाहीत आणि चिपचा वीज वापर, व्हॉल्यूम आणि वजन कमी आहे आणि इलेक्ट्रिकल कामगिरी उत्कृष्ट आहे.
TSV प्रक्रिया सब्सट्रेटमधून उभ्या सिग्नलचा मार्ग तयार करू शकते आणि त्रिमितीय कंडक्टर मार्ग तयार करण्यासाठी सब्सट्रेटच्या वरच्या आणि खालच्या बाजूस RDL कनेक्ट करू शकते. म्हणून, TSV प्रक्रिया त्रि-आयामी निष्क्रिय उपकरण संरचना तयार करण्यासाठी एक महत्त्वाचा कोनशिला आहे.
फ्रंट एंड ऑफ लाईन (एफईओएल) आणि लाईनच्या मागील टोक (बीईओएल) मधील क्रमानुसार, टीएसव्ही प्रक्रिया तीन मुख्य प्रवाहातील उत्पादन प्रक्रियांमध्ये विभागली जाऊ शकते, म्हणजे, प्रथम (व्हायाफर्स्ट), मध्यमार्गे (मध्यम मार्गे) आणि आकृतीत दाखवल्याप्रमाणे शेवटच्या (वाया लास्ट) प्रक्रियेद्वारे.
1. एचिंग प्रक्रियेद्वारे
वाया एचिंग प्रक्रिया ही टीएसव्ही संरचना तयार करण्याची गुरुकिल्ली आहे. योग्य कोरीव काम निवडल्याने TSV चे यांत्रिक सामर्थ्य आणि विद्युत गुणधर्म प्रभावीपणे सुधारू शकतात आणि पुढे TSV त्रि-आयामी उपकरणांच्या एकूण विश्वासार्हतेशी संबंधित आहेत.
सध्या, एचिंग प्रक्रियेद्वारे चार मुख्य प्रवाहात TSV आहेत: डीप रिॲक्टिव्ह आयन एचिंग (DRIE), वेट एचिंग, फोटो-असिस्टेड इलेक्ट्रोकेमिकल एचिंग (PAECE) आणि लेसर ड्रिलिंग.
(1) डीप रिऍक्टिव आयन एचिंग (DRIE)
डीप रिऍक्टिव्ह आयन एचिंग, ज्याला DRIE प्रक्रिया म्हणूनही ओळखले जाते, ही सर्वात सामान्यपणे वापरली जाणारी TSV एचिंग प्रक्रिया आहे, जी प्रामुख्याने उच्च गुणोत्तर असलेल्या संरचनांद्वारे TSV साकारण्यासाठी वापरली जाते. पारंपारिक प्लाझ्मा एचिंग प्रक्रिया सामान्यत: कमी एचिंग दर आणि एचिंग मास्क निवडकतेच्या अभावासह अनेक मायक्रॉनची खोदकाम खोली मिळवू शकतात. बॉशने या आधारावर संबंधित प्रक्रियेत सुधारणा केल्या आहेत. SF6 चा रिऍक्टिव्ह गॅस म्हणून वापर करून आणि साइडवॉलसाठी पॅसिव्हेशन प्रोटेक्शन म्हणून एचिंग प्रक्रियेदरम्यान C4F8 गॅस सोडल्याने, सुधारित DRIE प्रक्रिया उच्च आस्पेक्ट रेशो व्हीअस एचिंगसाठी योग्य आहे. म्हणून, त्याला त्याच्या शोधकानंतर बॉश प्रक्रिया देखील म्हणतात.
खालील आकृती DRIE प्रक्रियेला कोरून तयार केलेल्या उच्च गुणोत्तराचा फोटो आहे.
चांगल्या नियंत्रणक्षमतेमुळे TSV प्रक्रियेमध्ये DRIE प्रक्रिया मोठ्या प्रमाणावर वापरली जात असली तरी, त्याचा तोटा असा आहे की साइडवॉल सपाटपणा खराब आहे आणि स्कॅलॉप-आकाराच्या सुरकुत्या दोष तयार होतील. उच्च आस्पेक्ट रेशो व्हिअस एचिंग करताना हा दोष अधिक लक्षणीय असतो.
(२) ओले खोदकाम
छिद्रांद्वारे खोदण्यासाठी वेट एचिंगमध्ये मुखवटा आणि रासायनिक नक्षीचा वापर केला जातो. सर्वात सामान्यपणे वापरले जाणारे एचिंग सोल्यूशन KOH आहे, जे मास्कद्वारे संरक्षित नसलेल्या सिलिकॉन सब्सट्रेटवरील पोझिशन्स कोरू शकते, ज्यामुळे इच्छित थ्रू-होल रचना तयार होते. वेट एचिंग ही सर्वात जुनी थ्रू-होल एचिंग प्रक्रिया विकसित झाली आहे. त्याच्या प्रक्रियेचे टप्पे आणि आवश्यक उपकरणे तुलनेने सोपी असल्याने, ते कमी खर्चात TSV च्या मोठ्या प्रमाणात उत्पादनासाठी योग्य आहे. तथापि, त्याची रासायनिक नक्षीकाम यंत्रणा हे निर्धारित करते की या पद्धतीद्वारे तयार केलेल्या थ्रू-होलवर सिलिकॉन वेफरच्या क्रिस्टल ओरिएंटेशनचा परिणाम होईल, ज्यामुळे खोदलेले थ्रू-होल अनुलंब नसलेले बनते परंतु विस्तृत शीर्ष आणि अरुंद तळाची स्पष्ट घटना दर्शवते. हा दोष TSV उत्पादनामध्ये ओले कोरीवकाम वापरण्यास मर्यादित करतो.
(३) फोटो-असिस्टेड इलेक्ट्रोकेमिकल एचिंग (PAECE)
फोटो-असिस्टेड इलेक्ट्रोकेमिकल एचिंग (PAECE) चे मूलभूत तत्त्व म्हणजे इलेक्ट्रॉन-होल जोड्यांच्या निर्मितीला गती देण्यासाठी अल्ट्राव्हायोलेट प्रकाशाचा वापर करणे, ज्यामुळे इलेक्ट्रोकेमिकल एचिंग प्रक्रियेला गती मिळते. मोठ्या प्रमाणावर वापरल्या जाणाऱ्या DRIE प्रक्रियेच्या तुलनेत, PAECE प्रक्रिया 100:1 पेक्षा जास्त होल स्ट्रक्चरच्या माध्यमातून अल्ट्रा-लार्ज आस्पेक्ट रेशो खोदण्यासाठी अधिक योग्य आहे, परंतु त्याचा तोटा असा आहे की खोदकाम खोलीची नियंत्रणक्षमता DRIE पेक्षा कमकुवत आहे आणि तिचे तंत्रज्ञान पुढील संशोधन आणि प्रक्रिया सुधारणे आवश्यक आहे.
(4) लेझर ड्रिलिंग
वरील तीन पद्धतींपेक्षा भिन्न आहे. लेझर ड्रिलिंग पद्धत ही पूर्णपणे भौतिक पद्धत आहे. हे मुख्यत्वे उच्च-ऊर्जा लेसर इरॅडिएशनचा वापर करते जे TSV च्या थ्रू-होल कन्स्ट्रक्शनला भौतिकरित्या साकार करण्यासाठी निर्दिष्ट क्षेत्रातील सब्सट्रेट सामग्री वितळण्यासाठी आणि बाष्पीभवन करण्यासाठी करते.
लेसर ड्रिलिंगद्वारे तयार केलेल्या थ्रू-होलमध्ये उच्च गुणोत्तर असते आणि साइडवॉल मुळात उभी असते. तथापि, थ्रू-होल तयार करण्यासाठी लेझर ड्रिलिंग प्रत्यक्षात स्थानिक हीटिंगचा वापर करत असल्याने, TSV ची भोक भिंत थर्मल नुकसानामुळे नकारात्मकरित्या प्रभावित होईल आणि विश्वासार्हता कमी करेल.
2. लाइनर लेयर जमा करण्याची प्रक्रिया
TSV निर्मितीसाठी आणखी एक प्रमुख तंत्रज्ञान म्हणजे लाइनर लेयर डिपॉझिशन प्रक्रिया.
थ्रू-होल कोरल्यानंतर लाइनर लेयर डिपॉझिशन प्रक्रिया केली जाते. जमा केलेला लाइनर लेयर साधारणपणे SiO2 सारखा ऑक्साईड असतो. लाइनर लेयर टीएसव्ही आणि सब्सट्रेटच्या अंतर्गत कंडक्टरच्या दरम्यान स्थित आहे आणि मुख्यतः डीसी वर्तमान गळती वेगळे करण्याची भूमिका बजावते. ऑक्साईड जमा करण्यासोबतच पुढील प्रक्रियेत कंडक्टर भरण्यासाठी अडथळे आणि बियांचे थर देखील आवश्यक आहेत.
उत्पादित लाइनर लेयरने खालील दोन मूलभूत आवश्यकता पूर्ण केल्या पाहिजेत:
(1) इन्सुलेटिंग लेयरच्या ब्रेकडाउन व्होल्टेजने TSV च्या वास्तविक कामकाजाच्या आवश्यकता पूर्ण केल्या पाहिजेत;
(२) जमा केलेले स्तर अत्यंत सुसंगत असतात आणि एकमेकांना चांगले चिकटलेले असतात.
खालील आकृती प्लाझ्मा एन्हांस्ड केमिकल व्हेपर डिपॉझिशन (PECVD) द्वारे जमा केलेल्या लाइनर लेयरचा फोटो दर्शवते.
वेगवेगळ्या TSV उत्पादन प्रक्रियेसाठी डिपॉझिशन प्रक्रिया त्यानुसार समायोजित करणे आवश्यक आहे. समोरच्या भोक प्रक्रियेसाठी, ऑक्साईड लेयरची गुणवत्ता सुधारण्यासाठी उच्च-तापमान जमा करण्याची प्रक्रिया वापरली जाऊ शकते.
ठराविक उच्च-तापमान जमा करणे हे टेट्राइथिल ऑर्थोसिलिकेट (TEOS) वर आधारित असू शकते जे थर्मल ऑक्सिडेशन प्रक्रियेसह एक अत्यंत सुसंगत उच्च-गुणवत्तेचे SiO2 इन्सुलेटिंग स्तर तयार करते. मधल्या थ्रू-होल आणि बॅक थ्रू-होल प्रक्रियेसाठी, डिपॉझिशन दरम्यान BEOL प्रक्रिया पूर्ण झाली असल्याने, BEOL सामग्रीशी सुसंगतता सुनिश्चित करण्यासाठी कमी-तापमान पद्धतीची आवश्यकता आहे.
या स्थितीत, इन्सुलेटिंग लेयर म्हणून SiO2 किंवा SiNx जमा करण्यासाठी PECVD वापरण्यासह, डिपॉझिशन तापमान 450° पर्यंत मर्यादित असावे.
आणखी एक सामान्य पद्धत म्हणजे एक घनदाट इन्सुलेटिंग लेयर मिळविण्यासाठी Al2O3 जमा करण्यासाठी अणु लेयर डिपॉझिशन (ALD) वापरणे.
3. धातू भरण्याची प्रक्रिया
TSV भरण्याची प्रक्रिया लाइनर डिपॉझिशन प्रक्रियेनंतर लगेच केली जाते, जे TSV ची गुणवत्ता निर्धारित करणारे आणखी एक महत्त्वाचे तंत्रज्ञान आहे.
भरता येणाऱ्या सामग्रीमध्ये वापरल्या जाणाऱ्या प्रक्रियेनुसार डोपड पॉलिसिलिकॉन, टंगस्टन, कार्बन नॅनोट्यूब इत्यादींचा समावेश होतो, परंतु सर्वात मुख्य प्रवाह अजूनही इलेक्ट्रोप्लेटेड तांबे आहे, कारण त्याची प्रक्रिया परिपक्व आहे आणि त्याची विद्युत आणि थर्मल चालकता तुलनेने जास्त आहे.
थ्रू होलमधील त्याच्या इलेक्ट्रोप्लेटिंग रेटच्या वितरणातील फरकानुसार, आकृतीमध्ये दर्शविल्याप्रमाणे ते मुख्यतः सबकॉन्फॉर्मल, कॉन्फॉर्मल, सुपरकॉन्फॉर्मल आणि बॉटम-अप इलेक्ट्रोप्लेटिंग पद्धतींमध्ये विभागले जाऊ शकते.
सबकॉन्फॉर्मल इलेक्ट्रोप्लेटिंग प्रामुख्याने टीएसव्ही संशोधनाच्या सुरुवातीच्या टप्प्यात वापरली गेली. आकृती (अ) मध्ये दर्शविल्याप्रमाणे, इलेक्ट्रोलिसिसद्वारे प्रदान केलेले Cu आयन शीर्षस्थानी केंद्रित असतात, तर तळाशी अपुरा प्रमाणात पूरक असतो, ज्यामुळे थ्रू-होलच्या शीर्षस्थानी इलेक्ट्रोप्लेटिंग दर वरच्या खाली असलेल्यापेक्षा जास्त असतो. त्यामुळे, थ्रू-होलचा वरचा भाग पूर्णपणे भरण्यापूर्वी आधीच बंद केला जाईल आणि आत एक मोठी पोकळी तयार होईल.
कॉन्फॉर्मल इलेक्ट्रोप्लेटिंग पद्धतीचा योजनाबद्ध आकृती आणि फोटो आकृती (b) मध्ये दर्शविला आहे. क्यू आयनच्या एकसमान पूरकतेची खात्री करून, थ्रू-होलमधील प्रत्येक स्थानावरील इलेक्ट्रोप्लेटिंगचा दर मुळात सारखाच असतो, त्यामुळे आत फक्त एक शिवण उरला जाईल, आणि शून्य खंड सबकॉन्फॉर्मल इलेक्ट्रोप्लेटिंग पद्धतीपेक्षा खूपच लहान असेल. ते मोठ्या प्रमाणावर वापरले जाते.
व्हॉईड-फ्री फिलिंग इफेक्ट आणखी साध्य करण्यासाठी, सुपरकॉन्फॉर्मल इलेक्ट्रोप्लेटिंग पद्धत कॉन्फॉर्मल इलेक्ट्रोप्लेटिंग पद्धतीला अनुकूल करण्यासाठी प्रस्तावित करण्यात आली होती. आकृती (c) मध्ये दर्शविल्याप्रमाणे, Cu आयनचा पुरवठा नियंत्रित करून, तळाशी फिलिंग रेट इतर पोझिशन्सच्या तुलनेत किंचित जास्त आहे, ज्यामुळे डाव्या शिवण पूर्णपणे काढून टाकण्यासाठी तळापासून वरपर्यंत फिलिंग रेटचा स्टेप ग्रेडियंट अनुकूल केला जातो. कॉन्फॉर्मल इलेक्ट्रोप्लेटिंग पद्धतीद्वारे, जेणेकरून पूर्णपणे शून्य-मुक्त मेटल कॉपर फिलिंग साध्य करता येईल.
बॉटम-अप इलेक्ट्रोप्लेटिंग पद्धत ही सुपर-कॉन्फॉर्मल पद्धतीची विशेष बाब मानली जाऊ शकते. या प्रकरणात, तळाशिवाय इलेक्ट्रोप्लेटिंगचा दर शून्यावर दाबला जातो आणि फक्त इलेक्ट्रोप्लेटिंग हळूहळू खालपासून वरपर्यंत चालते. कॉन्फॉर्मल इलेक्ट्रोप्लेटिंग पद्धतीच्या शून्य-मुक्त फायद्याव्यतिरिक्त, ही पद्धत एकंदर इलेक्ट्रोप्लेटिंग वेळ देखील प्रभावीपणे कमी करू शकते, म्हणून अलिकडच्या वर्षांत याचा मोठ्या प्रमाणावर अभ्यास केला गेला आहे.
4. RDL प्रक्रिया तंत्रज्ञान
RDL प्रक्रिया त्रिमितीय पॅकेजिंग प्रक्रियेतील एक अपरिहार्य मूलभूत तंत्रज्ञान आहे. या प्रक्रियेद्वारे, पोर्ट पुनर्वितरण किंवा पॅकेजेसमधील इंटरकनेक्शनचा उद्देश साध्य करण्यासाठी सब्सट्रेटच्या दोन्ही बाजूंनी धातूचे परस्पर जोडणी तयार केली जाऊ शकते. म्हणून, RDL प्रक्रिया फॅन-इन-फॅन-आउट किंवा 2.5D/3D पॅकेजिंग सिस्टममध्ये मोठ्या प्रमाणावर वापरली जाते.
त्रिमितीय उपकरणे तयार करण्याच्या प्रक्रियेत, RDL प्रक्रिया सहसा TSV ला परस्पर जोडण्यासाठी विविध त्रि-आयामी उपकरण संरचना साकारण्यासाठी वापरली जाते.
सध्या दोन मुख्य प्रवाहातील RDL प्रक्रिया आहेत. प्रथम प्रकाशसंवेदनशील पॉलिमरवर आधारित आहे आणि कॉपर इलेक्ट्रोप्लेटिंग आणि एचिंग प्रक्रियेसह एकत्रित आहे; दुसरे पीईसीव्हीडी आणि केमिकल मेकॅनिकल पॉलिशिंग (सीएमपी) प्रक्रियेसह क्यू दमास्कस प्रक्रिया वापरून लागू केले जाते.
खालील क्रमशः या दोन RDL च्या मुख्य प्रवाहातील प्रक्रिया मार्गांचा परिचय करून देतील.
फोटोसेन्सिटिव्ह पॉलिमरवर आधारित RDL प्रक्रिया वरील आकृतीमध्ये दर्शविली आहे.
प्रथम, PI किंवा BCB गोंदाचा थर रोटेशनद्वारे वेफरच्या पृष्ठभागावर कोटिंग केला जातो आणि गरम आणि क्युअरिंगनंतर, इच्छित स्थानावर छिद्र उघडण्यासाठी फोटोलिथोग्राफी प्रक्रिया वापरली जाते आणि नंतर कोरीव काम केले जाते. पुढे, फोटोरेसिस्ट काढून टाकल्यानंतर, Ti आणि Cu अनुक्रमे बाष्प स्तर आणि बियांचा थर म्हणून भौतिक बाष्प निक्षेप प्रक्रियेद्वारे (PVD) वेफरवर थुंकले जातात. पुढे, RDL चा पहिला थर उघड झालेल्या Ti/Cu थरावर फोटोलिथोग्राफी आणि इलेक्ट्रोप्लेटिंग Cu प्रक्रिया एकत्र करून तयार केला जातो आणि नंतर फोटोरेसिस्ट काढून टाकला जातो आणि अतिरिक्त Ti आणि Cu काढून टाकला जातो. बहु-स्तर RDL रचना तयार करण्यासाठी वरील चरणांची पुनरावृत्ती करा. ही पद्धत सध्या उद्योगात अधिक प्रमाणात वापरली जाते.
RDL निर्मितीची दुसरी पद्धत प्रामुख्याने Cu Damascus प्रक्रियेवर आधारित आहे, जी PECVD आणि CMP प्रक्रिया एकत्र करते.
प्रकाशसंवेदनशील पॉलिमरवर आधारित या पद्धतीत आणि आरडीएल प्रक्रियेतील फरक असा आहे की, प्रत्येक थर निर्मितीच्या पहिल्या टप्प्यात, पीईसीव्हीडीचा वापर SiO2 किंवा Si3N4 इन्सुलेटिंग लेयर म्हणून जमा करण्यासाठी केला जातो आणि नंतर फोटोलिथोग्राफीद्वारे इन्सुलेटिंग लेयरवर एक विंडो तयार केली जाते. प्रतिक्रियाशील आयन एचिंग, आणि Ti/Cu बॅरियर/सीड लेयर आणि कंडक्टर कॉपर अनुक्रमे थुंकले जातात आणि नंतर कंडक्टरचा थर सीएमपी प्रक्रियेद्वारे आवश्यक जाडीपर्यंत पातळ केला जातो, म्हणजेच आरडीएलचा एक थर किंवा थ्रू-होल लेयर तयार होतो.
खालील आकृती क्यू दमास्कस प्रक्रियेवर आधारित मल्टी-लेयर आरडीएलच्या क्रॉस-सेक्शनचा एक योजनाबद्ध आकृती आणि फोटो आहे. हे पाहिले जाऊ शकते की TSV प्रथम थ्रू-होल लेयर V01 शी जोडलेले आहे, आणि नंतर RDL1, थ्रू-होल लेयर V12 आणि RDL2 च्या क्रमाने तळापासून वरपर्यंत स्टॅक केलेले आहे.
RDL किंवा थ्रू-होल लेयरचा प्रत्येक थर वरील पद्धतीनुसार क्रमाने तयार केला जातो.आरडीएल प्रक्रियेसाठी सीएमपी प्रक्रियेचा वापर आवश्यक असल्याने, त्याची उत्पादन किंमत प्रकाशसंवेदनशील पॉलिमरवर आधारित आरडीएल प्रक्रियेपेक्षा जास्त आहे, त्यामुळे त्याचा वापर तुलनेने कमी आहे.
5. IPD प्रक्रिया तंत्रज्ञान
त्रिमितीय उपकरणांच्या निर्मितीसाठी, MMIC वर थेट ऑन-चिप एकत्रीकरणाव्यतिरिक्त, IPD प्रक्रिया आणखी एक लवचिक तांत्रिक मार्ग प्रदान करते.
एकात्मिक निष्क्रिय उपकरणे, ज्यांना IPD प्रक्रिया म्हणूनही ओळखले जाते, ऑन-चिप इंडक्टर्स, कॅपॅसिटर, रेझिस्टर्स, बालून कन्व्हर्टर्स इत्यादींसह पॅसिव्ह उपकरणांचे कोणतेही संयोजन एका वेगळ्या सब्सट्रेटवर समाकलित करते आणि ट्रान्सफर बोर्डच्या स्वरूपात एक निष्क्रिय उपकरण लायब्ररी तयार करू शकते. डिझाइन आवश्यकतांनुसार लवचिकपणे कॉल करा.
IPD प्रक्रियेत, निष्क्रीय उपकरणे तयार केली जातात आणि ट्रान्सफर बोर्डवर थेट समाकलित केली जातात, त्याचा प्रक्रिया प्रवाह IC च्या ऑन-चिप एकत्रीकरणापेक्षा सोपा आणि कमी खर्चिक आहे आणि निष्क्रिय उपकरण लायब्ररी म्हणून आगाऊ मोठ्या प्रमाणात उत्पादन केले जाऊ शकते.
TSV त्रि-आयामी निष्क्रिय उपकरण निर्मितीसाठी, IPD TSV आणि RDL सह त्रि-आयामी पॅकेजिंग प्रक्रियेच्या खर्चाचा भार प्रभावीपणे ऑफसेट करू शकते.
खर्चाच्या फायद्यांव्यतिरिक्त, IPD चा आणखी एक फायदा म्हणजे त्याची उच्च लवचिकता. खालील आकृतीत दाखवल्याप्रमाणे IPD ची एक लवचिकता विविध एकत्रीकरण पद्धतींमध्ये दिसून येते. आकृती (अ) मध्ये दर्शविल्याप्रमाणे फ्लिप-चिप प्रक्रियेद्वारे किंवा आकृती (ब) मध्ये दर्शविल्याप्रमाणे बाँडिंग प्रक्रियेद्वारे पॅकेज सब्सट्रेटमध्ये IPD थेट एकत्रित करण्याच्या दोन मूलभूत पद्धतींव्यतिरिक्त, IPD चा दुसरा स्तर एका लेयरवर समाकलित केला जाऊ शकतो. निष्क्रिय उपकरण संयोजनांची विस्तृत श्रेणी प्राप्त करण्यासाठी आकृती (c)-(e) मध्ये दर्शविल्याप्रमाणे IPD चे.
त्याच वेळी, आकृती (f) मध्ये दर्शविल्याप्रमाणे, उच्च-घनता पॅकेजिंग प्रणाली थेट तयार करण्यासाठी IPD चा वापर ॲडॉप्टर बोर्ड म्हणून केला जाऊ शकतो.
त्रिमितीय निष्क्रिय उपकरणे तयार करण्यासाठी IPD वापरताना, TSV प्रक्रिया आणि RDL प्रक्रिया देखील वापरली जाऊ शकते. प्रक्रिया प्रवाह मुळात वर नमूद केलेल्या ऑन-चिप एकत्रीकरण प्रक्रिया पद्धतीप्रमाणेच आहे आणि त्याची पुनरावृत्ती होणार नाही; फरक असा आहे की एकत्रीकरणाची वस्तू चिपपासून अडॅप्टर बोर्डमध्ये बदलली असल्याने, सक्रिय क्षेत्र आणि इंटरकनेक्शन लेयरवर त्रि-आयामी पॅकेजिंग प्रक्रियेचा प्रभाव विचारात घेण्याची आवश्यकता नाही. यामुळे पुढे IPD ची आणखी एक महत्त्वाची लवचिकता येते: निष्क्रिय उपकरणांच्या डिझाइन आवश्यकतांनुसार विविध प्रकारचे सब्सट्रेट साहित्य लवचिकपणे निवडले जाऊ शकते.
IPD साठी उपलब्ध सब्सट्रेट मटेरिअल केवळ Si आणि GaN सारख्या सामान्य सेमीकंडक्टर सब्सट्रेट मटेरियल नाहीत तर Al2O3 सिरेमिक्स, लो-तापमान/उच्च-तापमान को-फायर्ड सिरॅमिक्स, ग्लास सब्सट्रेट्स इ. हे वैशिष्ट्य प्रभावीपणे पॅसिव्हच्या डिझाइन लवचिकतेचा विस्तार करते. IPD द्वारे एकत्रित केलेली उपकरणे.
उदाहरणार्थ, IPD द्वारे एकत्रित केलेली त्रि-आयामी निष्क्रिय इंडक्टर रचना इंडक्टरची कार्यक्षमता प्रभावीपणे सुधारण्यासाठी ग्लास सब्सट्रेट वापरू शकते. TSV च्या संकल्पनेच्या विपरीत, काचेच्या थरावर बनवलेल्या छिद्रांना थ्रू-ग्लास व्हियास (TGV) देखील म्हणतात. IPD आणि TGV प्रक्रियांवर आधारित तयार केलेल्या त्रि-आयामी इंडक्टरचा फोटो खालील आकृतीमध्ये दर्शविला आहे. काचेच्या सब्सट्रेटची प्रतिरोधकता Si सारख्या पारंपारिक सेमीकंडक्टर सामग्रीपेक्षा खूप जास्त असल्याने, TGV त्रि-आयामी इंडक्टरमध्ये चांगले इन्सुलेशन गुणधर्म आहेत आणि उच्च फ्रिक्वेन्सीवर सब्सट्रेट परजीवी प्रभावामुळे अंतर्भूत होणारे नुकसान कमी आहे. पारंपारिक TSV त्रिमितीय प्रेरक.
दुसरीकडे, मेटल-इन्सुलेटर-मेटल (MIM) कॅपेसिटर देखील पातळ फिल्म डिपॉझिशन प्रक्रियेद्वारे ग्लास सब्सट्रेट IPD वर तयार केले जाऊ शकतात आणि त्रि-आयामी निष्क्रिय फिल्टर रचना तयार करण्यासाठी TGV त्रि-आयामी इंडक्टरसह एकमेकांशी जोडले जाऊ शकतात. म्हणून, IPD प्रक्रियेमध्ये नवीन त्रि-आयामी निष्क्रिय उपकरणांच्या विकासासाठी विस्तृत अनुप्रयोग क्षमता आहे.
पोस्ट वेळ: नोव्हेंबर-12-2024